

ІНФОРМАЦІЙНІ ТЕХНОЛОГІЇ

УДК 629.765

<https://doi.org/10.35546/kntu2078-4481.2020.3.7>

С.І. ВЛАДОВ

Кременчуцький льотний коледж Харківського національного університету внутрішніх справ, м. Кременчук
ORCID 0000-0001-8009-5254

Ю.М. ШМЕЛЬОВ

Кременчуцький льотний коледж Харківського національного університету внутрішніх справ, м. Кременчук
ORCID 0000-0002-3942-2003

А.С. СІОРА

Кременчуцький льотний коледж Харківського національного університету внутрішніх справ, м. Кременчук
ORCID 0000-0002-2934-7281

В.Л. ДЯТЛОВСЬКА

Кременчуцький льотний коледж Харківського національного університету внутрішніх справ, м. Кременчук
ORCID 0000-0001-8125-1407

А.В. ПОНОМАРЕНКО

Кременчуцький льотний коледж Харківського національного університету внутрішніх справ, м. Кременчук
ORCID 0000-0002-4143-1814

Р.А. ВАКУЛЕНКО

Кременчуцький національний університет імені Михайла Остроградського, м. Кременчук
ORCID 0000-0002-8845-962X**ОСОБЛИВОСТІ ТЕХНІЧНОЇ РЕАЛІЗАЦІЇ ШТУЧНОГО НЕЙРОНА ДЛЯ РОЗВ'ЯЗАННЯ ЗАДАЧ КОНТРОЛЮ І ДІАГНОСТИКИ ТЕХНІЧНОГО СТАНУ АВІАЦІЙНОГО ДВИГУНА ТВЗ-117**

Розглядаються питання математичного моделювання нейрона і можливості його технічної реалізації, оскільки штучний нейрон – є базовою ланкою будь-якої нейронної мережі, зокрема, нейронної мережі, що використовується для контролю і діагностики технічного стану авіаційного двигуна ТВЗ-117 у польотних режимах. Запропоновано шлях, що базується на розрядно-паралельній обробці числових даних (синапсів) з метою отримання точності вихідного сигналу нейронної мережі. Розроблена схема взаємодії операторів паралельного підсумовування потоків числових даних із загальною організацією обробки багаторозрядного перенесення, на якій базується безпосередньо алгоритм підсумовування чисел. Розглянуто принципи та запропоновано структуру побудови пристроїв паралельного підсумовування масивів числових даних в операційному базисі «пошук–вибірка» з обробкою та розбивкою загального перенесення на основний і додатковий і в операційному базисі «пошук–вибірка–запис–читання» з конвеєрним способом обробки багаторозрядного перенесення. Запропонований пристрій реалізації нейрона може служити новою елементною базою побудови нейрокомп'ютерів з більш високою швидкістю обробки біологічної інформації, розроблених на базі 64-розрядного міні-комп'ютера Raspberry Pi NanoPi M1 Plus з чотириядерним процесором Allwinner H3. Визначено, що за необхідності підвищення точності алгоритмів і ускладнення їх структури може призвести до збільшення числа штучних нейронів, і, відповідно, до збільшення кількості виконуваних обчислювальних операцій. У такому випадку доцільною є реалізація запропонованих алгоритмів на базі більш швидкісних обчислювальних пристроїв порівняно зі штатним мікроконтролером, що можуть бути реалізовані на основі цифрових сигнальних процесорів, програмованих логічних інтегральних схем або спеціалізованих процесорів.

Ключові слова: авіаційний двигун, нейронна мережа, штучний нейрон, розрядний зріз

С.И. ВЛАДОВ

Кременчугский летный колледж Харьковского национального университета внутренних дел, г. Кременчуг
ORCID 0000-0001-8009-5254

Ю.Н. ШМЕЛЕВ

Кременчугский летный колледж Харьковского национального университета внутренних дел, г. Кременчуг
ORCID 0000-0002-3942-2003

А.С. СИОРА

Кременчугский летный колледж Харьковского национального университета внутренних дел, г. Кременчуг
ORCID 0000-0002-2934-7281

В.Л. ДЯТЛОВСКАЯ

Кременчугский летный колледж Харьковского национального университета внутренних дел, г. Кременчуг
ORCID 0000-0001-8125-1407

А.В. ПОНОМАРЕНКО

Кременчугский летный колледж Харьковского национального университета внутренних дел, г. Кременчуг
ORCID 0000-0002-4143-1814

Р.А. ВАКУЛЕНКО

Кременчугский национальный университет имени Михаила Остроградского, г. Кременчуг
ORCID 0000-0002-8845-962X

ОСОБЕННОСТИ ТЕХНИЧЕСКОЙ РЕАЛИЗАЦИИ ИСКУССТВЕННОГО НЕЙРОНА ДЛЯ РЕШЕНИЯ ЗАДАЧ КОНТРОЛЯ И ДИАГНОСТИКИ ТЕХНИЧЕСКОГО СОСТОЯНИЯ АВИАЦИОННОГО ДВИГАТЕЛЯ ТВ3-117

Рассматриваются вопросы математического моделирования нейрона и возможности его технической реализации, поскольку искусственный нейрон является базовым звеном любой нейронной сети, в частности, нейронной сети, которая используется для контроля и диагностики технического состояния авиационного двигателя ТВ3-117 в полетных режимах. Предложено путь, основанный на разрядно-параллельной обработке числовых данных (синапсов) с целью получения точности выходного сигнала нейронной сети. Разработана схема взаимодействия операторов параллельного суммирования потоков числовых данных с общей организацией обработки многоуровневого переноса, на которой базируется непосредственно алгоритм суммирования чисел. Рассмотрены принципы и предложена структура построения устройств параллельного суммирования массивов числовых данных в операционном базисе «поиск-выборка» с обработкой и разбивкой общего переноса на основной и дополнительный и, в операционном базисе «поиск-выборка-запись-чтение» с конвейерным способом обработки многоуровневого переноса. Предлагаемое устройство реализации нейрона может служить новой элементной базой построения нейрокомпьютеров с более высокой скоростью обработки биологической информации, разработанных на базе 64-разрядного мини-компьютера Raspberry Pi NanoPi M1 Plus с четырехъядерным процессором Allwinner H3. Определено, что при необходимости повышения точности алгоритмов и усложнения их структуры может привести к увеличению числа искусственных нейронов, и, соответственно, к увеличению количества выполняемых вычислительных операций. В таком случае целесообразна реализация предложенных алгоритмов на базе более скоростных вычислительных устройств по сравнению со штатным микроконтроллером, которые могут быть реализованы на основе цифровых сигнальных процессоров, программируемых логических интегральных схем или специализированных процессоров.

Ключевые слова: авиационный двигатель, нейронная сеть, искусственный нейрон, разрядный срез

S.I. VLADOV

Kremenchuk Flight College of Kharkiv National University of Internal Affairs, Kremenchuk
ORCID 0000-0001-8009-5254

Y.M. SHMELOV

Kremenchuk Flight College of Kharkiv National University of Internal Affairs, Kremenchuk
ORCID 0000-0002-3942-2003

A.S. SIORA

Kremenchuk Flight College of Kharkiv National University of Internal Affairs, Kremenchuk
ORCID 0000-0002-2934-7281

V.L. DIATLOVSKA

Kremenchuk Flight College of Kharkiv National University of Internal Affairs, Kremenchuk
ORCID 0000-0001-8125-1407

A.V. PONOMARENKO

Kremenchuk Flight College of Kharkiv National University of Internal Affairs, Kremenchuk
ORCID 0000-0002-4143-1814

R.A. VAKULENKO

Kremenchuk Mykhailo Ostrohradskyi National University, Kremenchuk
ORCID 0000-0002-8845-962X

FEATURES OF TECHNICAL IMPLEMENTATION OF AN ARTIFICIAL NEURON FOR SOLVING THE PROBLEM OF CONTROL AND DIAGNOSTICS OF TV3-117 AIRCRAFT TECHNICAL STATE

The purpose of this work is the mathematical modeling of a neuron and the possibility of its technical implementation, since an artificial neuron is the basic link of any neural network, in particular, a neural network, which is used to control and diagnose the technical state of TV3-117 aircraft engine in flight modes. A way is proposed based on bit-parallel processing of numerical data (synapses) in order to obtain the accuracy of the output signal of the neural network. Methodology. The work is based on neuroinformatics methods were applied to develop and training a neural network for implementing a linear on-board model of aircraft engine TV3-117. Results. According to the results of approbation of the developed mathematical model of the artificial neuron, it is determined that the considered approach will allow to increase the speed of the artificial neuron by two orders of magnitude in comparison with the existing models. Therefore, the proposed device for the implementation of the neuron can serve as a new elemental basis for building neurocomputers with higher speed of biological information processing and good survivability, in particular, developed on the basis of 64-bit mini-computer Raspberry Pi NanoPi M1 Plus with quad-core Allwinner H3 processor Allwinner Technology Co., Ltd. Originality. The scientific novelty of the results obtained lies in the fact that for the first time a way was proposed based on bit-parallel processing of numerical data (synapses) in order to obtain the accuracy of the output signal of the neural network. Practical value. The proposed device for implementing a neuron can serve as a new element base for building neurocomputers with a higher speed of processing biological information, developed on the basis of a 64-bit Raspberry Pi NanoPi M1 Plus mini-computer with a quad-core Allwinner H3 processor. It was determined that if it is necessary to increase the accuracy of algorithms and complicate their structure, it can lead to an increase in the number of artificial neurons, and, accordingly, to an increase in the number of computational operations performed. In this case, it is advisable to implement the proposed algorithms on the basis of faster computing devices compared to a standard microcontroller, which can be implemented on the basis of digital signal processors, programmable logic integrated circuits or specialized processors.

Keywords: aircraft engine, neural network, artificial neuron, bit cut

Постановка проблеми

Авіаційний двигун ТВ3-117 як відновлюваний об'єкт протягом терміну служби вимагає безперервного контролю і діагностики його технічного стану, трудомісткість якого залежить від рівня автоматизації процесів отримання, обробки, зберігання, документування інформації про поточний стан авіаційного двигуна, послідовність і методи виконання яких визначають інформаційну технологію..

Аналіз останніх досліджень і публікацій

Основними напрямками, що визначають підвищення якості інформаційних технологій контролю і діагностики технічного стану авіаційного двигуна ТВ3-117, слід вважати інтелектуалізацію процесів обробки інформації із залученням методів інтелектуального аналізу даних, які здатні забезпечити підвищення якості розпізнавання технічного стану двигуна, а також інтеграцію інформаційних процесів [1–3].

У цих умовах застосування апарату нейронних мереж виявляється вельми перспективним. За результатами вимірювань вхідних і вихідних параметрів технічного стану авіаційного двигуна ТВ3-117 встановлюються їх причинні взаємозв'язки, а потім вибираються або розраховуються за певними аналітичними залежностями ознаки для контролю і діагностики стану об'єкта [4, 5].

Формулювання мети досліджень

Оскільки основною нейронної мережі будь-якої архітектури є безпосередньо нейрон, то актуальною науково-практичною задачею є розробка його математичної моделі і методів технічної реалізації [6]. У зв'язку з цим, метою роботи є побудова математичної моделі нейрона, оптимальної для вирішення завдань контролю і діагностики технічного стану авіаційного двигуна ТВ3-117 у польотних режимах, а також розробка методів його технічної реалізації на базі сучасних електронно-обчислювальних систем.

Викладення основного матеріалу дослідження

Штучний нейрон імітує в першому наближенні властивості біологічного нейрона. На вхід штучного нейрона надходить деяка множина сигналів, кожен з яких є виходом іншого нейрона. Незважаючи на значну різноманітність варіантів нейронних мереж, усі вони мають загальні риси. Так само, як і мозок людини, всі вони складаються зі значного числа пов'язаних між собою однотипних елементів – нейронів, які імітують нейрони головного мозку. На рис. 1 показана модель штучного нейрона.




Рис. 1. Модель штучного нейрона

З рис. 1 видно, що штучний нейрон, так само, як і живий, складається із синапсів, що пов’язують входи нейрона з ядром; ядро нейрона, яке здійснює обробку вхідних сигналів, і аксона, який пов’язує нейрон з нейронами наступного шару. Кожен синапс має вагу, який визначає, наскільки відповідний вхід нейрона впливає на його стан. Стан нейрона описується виразом:

$$S = \sum_{i=1}^n x_i w_i, \tag{1}$$

де n – число входів нейрона, x_i – значення i -го входу нейрона, w_i – вага i -го синапсу. Потім визначається значення аксона нейрона

$$Y = f(S), \tag{2}$$

де f – деяка функція, яка має назву активаційної. Для розв’язання задач контролю і діагностики технічного стану авіаційного двигуна ТВЗ-117 згідно з [7] в якості активаційної функції обрано види, наведені в табл. 1, де використовується так званий сигмоїд, що вимагає малого обсягу обчислень порівняно з експоненціальною функцією або функцією гіперболічного тангенса такого вигляду:

$$f(x) = \frac{1}{1 + e^{-\alpha x}}. \tag{3}$$

Таблиця 1

Основні види активаційних функцій штучних нейронів

Найменування	Функція	Область значень
Лінійна	$f(x) = kx$	$(-\infty; +\infty)$
Напівлінійна	$f(x) = kx, x > 0; f(x) = 0, x \leq 0$	$(0; +\infty)$
Логістична (сигмоїдальна)	$f(x) = \frac{1}{1 + e^{-\alpha x}}$	$(0; 1)$
Гіперболічний тангенс (сигмоїдальна)	$f(x) = \frac{e^{\alpha x} - e^{-\alpha x}}{e^{\alpha x} + e^{-\alpha x}}$	$(-1; 1)$
Експоненціальна	$f(x) = e^{-\alpha x}$	$(0; +\infty)$
Синусоїдальна	$f(x) = \sin x$	$(-1; 1)$
Сигмоїдальна (раціональна)	$f(x) = \frac{x}{\alpha + x }$	$(-1; 1)$
Покрокова (лінійна з насиченням)	$f(x) = -1, x \leq -1; f(x) = 0, -1 < x < 0; f(x) = 1, x \geq 1$	$(-1; 1)$
Порогова	$f(x) = 0, x < 0; f(x) = 1, x \geq 0$	$(0; 1)$
Модульна	$f(x) = x $	$(0; +\infty)$
Знакова (сигнатурна)	$f(x) = \operatorname{sgn} x, x \neq 0; f(x) = -1, x = 0$	$(-1; 1)$
Квадратична	$f(x) = x^2$	$(-1; 1)$

Основна перевага цієї функції в тому, що вона диференційована на всій осі абсцис і має дуже просту похідну:

$$f'(x) = \alpha f(x)(1 - f(x)). \tag{4}$$

Розглянута проста модель штучного нейрона ігнорує багато властивостей свого біологічного

двійника. Наприклад, вона не бере до уваги затримки в часі, які впливають на динаміку системи. Вхідні сигнали відразу ж породжують вихідний сигнал, і, що більш важливо, вона не враховує вплив функції частотної модуляції або синхронізованої функції біологічного нейрона, які низка дослідників вважають вирішальними.

Незважаючи на ці обмеження, мережі, побудовані з цих нейронів, виявляють властивості, що сильно нагадують властивості біологічної системи. Тільки час і дослідження зможуть відповісти на питання, чи є подібні збіги випадковими або наслідком того, що в моделі вірно схоплені найважливіші риси біологічного нейрона.

Хоча один нейрон і здатний виконувати найпростіші процедури розпізнавання, сила нейронних обчислень виникає від з'єднань нейронів у мережах.

На рис. 2 наведена узагальнена нейронна мережа архітектури персептрон, модифікації якої використовуються для розв'язання прикладних задач контролю і діагностики технічного стану авіаційного двигуна ТВ3-117. Виходячи з того, що параметри технічного стану авіаційного двигуна ТВ3-117 наступні: тиск повітря на вході в двигун (x_1), температура повітря на вході в двигун (x_2), частота обертання вентилятора (x_3), тиск повітря за компресором (x_4), частота обертання компресора (x_5), температура газу за турбіною (x_6), тиск газу за турбіною (x_7), рівень масла в масляній системі (x_8), наявність стружки в маслі (x_9), займання палива в камері згоряння (x_{10}), температура палива на вході в двигун (x_{11}), тиск палива на вході в двигун (x_{12}), температура масла на вході в двигун (x_{13}), тиск масла на вході в двигун (x_{14}), діаметр критичного перерізу вихідного пристрою (x_{15}), вібрація корпусу двигуна (x_{16}), помпаж двигуна (x_{17}), вважається, що дані параметри утворюють багатoshарову нейронну мережу з $n = 17$ входами й одним виходом (рис. 2). Кожен i -й нейрон першого шару ($i = 1, 2, \dots, m = 17$) має $n = 17$ входів, які прописані вагами $w_{1i}, w_{2i}, \dots, w_{ni}$ [8, 9].




Рис. 2. Структура узагальненої нейронної мережі

На зображеннях нейронних мереж (рис. 2) вершини-кола слугують лише для розподілу вхідних сигналів. Вони не виконують будь-яких обчислень, і тому не вважаються шаром. З цієї причини вони позначені колами, щоб відрізнити їх від обчислень нейронів, позначених квадратами. Кожен елемент з множини входів X окремою вагою сполучений з кожним штучним нейроном. А кожен нейрон видає зважену суму входів в мережу. У штучних і біологічних мережах багато з'єднань можуть бути відсутніми, всі з'єднання показуються з метою встановлення спільності. Можуть мати місце також з'єднання між виходами і входами елементів у шарі.

Подаючи на входи будь-які числа x_1, x_2, \dots, x_{17} , отримаємо на виході значення деякої функції $Y = F(x_1, x_2, \dots, x_{17})$, яке є відповіддю (реакцією) мережі. Відомо, що відповідь мережі залежить як від вхідного сигналу, так і від значень її внутрішніх параметрів – ваг нейронів, тобто:

$$F(x_1, x_2, \dots, x_{17}) = \sum_{i=1}^{m=17} v_i \sigma \left(\sum_{j=0}^{n=17} x_j w_{ji} \right), \quad (5)$$

де $F(x_1, x_2, \dots, x_{17})$ – будь-яка безперервна функція, певна на обмеженій множині; $\sigma(x) = \frac{1}{1 + e^{-ax}}$ – сигмоїдальна функція.

Застосувавши теорему Колмогорова $F(x_1, x_2, \dots, x_n) = \sum_{i=1}^{2n+1} g_i \left(\sum_{j=1}^n h_{ij}(x_j) \right)$, де g_i і h_{ij} – безперервні функції, причому h_{ij} не залежить від функції F , для $m = 1 \dots 17$ змінних, з'ясовано, що для реалізації функції $m = 1 \dots 17$ змінних досить операцій підсумовування і композиції функції однієї змінної.

Як відомо стан нейрона визначається за (1), що зв'язує число входів нейрона n , значення i -го входу нейрона x_i й вагу i -го синапсу w_i . Розглянемо реалізацію виразу (1), якщо всі синапси мають одну

вагу. Різні ваги синапсів, безумовно, призведуть до іншої реалізації процесорного елемента, в якій необхідна наявність блоку управління, що задає ваги синапсів, а також наявність вихідного порогового пристрою.

Нехай $F = \{f_1, f_2, \dots, f_i, \dots, f_n\}$ – множина доданків, представлених в двійковій системі кодування, за способом з фіксованою комою, де $f_j = (r_1^j, r_2^j, \dots, r_i^j, r_n^j)$, $r_i^j \in \{0, 1\}$ – i -й двійковий розряд j -го доданка, $i = 1, \dots, n$, n – розрядність вихідних підсумованих чисел. Позначимо $Z = \{S_1, S_2, \dots, S_n, S_{n+\lceil \log_2 N \rceil + 1}\}$ – множина часткових сум за модулем два з відповідних розрядних зрізів (РЗ) всіх чисел з урахуванням міжрозрядних переносів з попередніх РЗ, $[X]$ – ціла частина виразу X . Очевидно, що результат S операції паралельного підсумовування дорівнює:

$$S = \sum_{j=1}^N f_j. \tag{6}$$

Сума елементів одного РЗ без урахування переносів з попередніх РЗ визначається за формулою:

$$C_i = \sum_{j=1}^N r_j^i, \quad i = 1 \dots n, J = 1 \dots N. \tag{7}$$

Вираз (7) вказує кількість одиниць, що містяться в i -му РЗ. Тоді (6) з урахуванням (7) можна представити як:

$$S = \sum_{j=1}^N 2^{i-1} N_i. \tag{8}$$

Суму елементів с одного РЗ без урахування переносів з попередніх РЗ можна записати у вигляді:

$$\sum_{j=1}^N r_j^i = 2^{\lceil \log_2 N \rceil - 1} g_i^{\lceil \log_2 N \rceil} + \dots + 2g_i. \tag{9}$$

Позначимо $S_i^* = g_i - \text{mod}_2 \sum_{j=1}^N r_j^i$, $P_i = \sum_{j=1}^N r_j^i - S_i^*$. Значення S_i^* є сумою за модулем два, а P_i –

багаторозрядним двійковим перенесенням, який формується в i -му РЗ. Головною особливістю процедури реалізації парної операції підсумовування доданків є формування, урахування і обробка багаторозрядного перенесення P . Для визначення розрядності результату S і багаторозрядного перенесення P запишемо вираз для суми S і з урахуванням поширення міжрозрядних переносів P_i :

$$\left\{ \begin{array}{l} S_i^* = r_1 \oplus r_1^2 \oplus \dots \oplus r_1^j \oplus \dots \oplus r_1^N, P_0 = 0 \\ P_1 = \left[\frac{r_1, r_1^2, \dots, r_1^j, \dots, r_1^N + P_0}{2} \right] \\ S_2 = r_2 \oplus r_2^2 \oplus \dots \oplus r_2^j \oplus \dots \oplus r_2^N + \text{mod}_2 P_1 \\ P_2 = \left[\frac{r_2, r_2^2, \dots, r_2^j, \dots, r_2^N + P_1}{2} \right] \\ \dots \\ S_2 = r_n \oplus r_n^2 \oplus \dots \oplus r_n^j \oplus \dots \oplus r_n^N + \text{mod}_2 P_{n-1} \\ S_{n+1} = \text{mod}_2 P_n \\ P_{n+1} = \left[\frac{P_n}{2} \right] \\ \dots \\ S_{n+k} = \text{mod}_2 P_{n+k-1} \end{array} \right. \tag{10}$$

де k – число розрядів, необхідних для подання максимального значення переносу, \oplus – сума за модулем два. Величина P і змінюється від 0 до деякого максимального значення, яке визначає необхідне число двійкових розрядів, і знаходиться на підставі наступного правила. Максимальне значення двійкового перенесення може бути отримано в тому випадку, якщо значення всіх підсумованих чисел в декількох послідовних РЗ рівні одиниці. При цьому

$$\begin{cases} SS_i = r_i + r_i^2 + \dots + r_i^N - N \\ P_i = \left\lfloor \frac{SS_i + P_{i-1}}{2} \right\rfloor \end{cases} \quad (11)$$

Припустимо, що значення перенесення досягло величини $N - 2$, тобто $P_{i-1} = N - 2$. Припущення буде вірним, якщо в ході обчислень виходить ще більшого значення перенесення. Відповідно до (11) отримаємо, що $P_i = \left\lfloor \frac{N + N - 2}{2} \right\rfloor = N - 1$. Введене припущення буде вірним, оскільки $P_i > P_{i-1}$, тоді $P_{i+1} = \left\lfloor \frac{N + P_i}{2} \right\rfloor = \left\lfloor \frac{N + N - 1}{2} \right\rfloor = N - 1 + \left\lfloor \frac{1}{2} \right\rfloor = N - 1$ й подальше збільшення перенесення неможливо. Для уявлення багаторозрядного перенесення потрібно K бітів:

$$K = \lceil \log_2(N - 1) \rceil + 1. \quad (12)$$

Оскільки перенесення величиною $N - 1$ може виникнути в самому старшому з n числових розрядів, то для подання кінцевого результату паралельного підсумовування доданків необхідно K бітів:

$$K = n + \lceil \log_2(N - 1) \rceil + 1. \quad (13)$$

Схема взаємодії операторів паралельного підсумовування потоків числових даних із загальною організацією обробки багаторозрядного перенесення приведена на рис. 3.




Рис. 3. Схема взаємодії операторів паралельного підсумовування чисел із загальною організацією обробки

У загальному випадку алгоритм підсумовування чисел (рис. 4) можна представити в наступному

вигляді:

1. Вхідні дані: $F = \{f_j\}$, $f_j = (r_1^j, r_2^j, \dots, r_i^j, r_n^j)$, $j = 1 \dots N$.

2. Вихідні дані: сума $S = \sum_{j=1}^N f_j$, де S представлена у двійковій системі числення у вигляді $S = (S_1, S_2, \dots, S_n, \dots, S_k)$, $S_i = \{0,1\}$, $K = \lceil \log_2(N-1) \rceil$.




Рис. 4. Алгоритм підсумовування чисел

Розглянемо принципи побудови пристроїв паралельного підсумовування масивів числових даних в операційному базисі «пошук-вибірка» з обробкою загального перенесення, з розбивкою загального перенесення на основний і додатковий і в операційному базисі «пошук-вибірка-запис-читання» з конвеєрним способом обробки багаторозрядного перенесення. Структура пристроїв паралельного підсумовування чисел у базисі «пошук-вибірка» із загальним перенесенням приведена на рис. 5. Вона містить: блок пам'яті (БП), підрозділ на асоціативну (АЧ) і інформаційну частини (ІЧ); вхідний регістр асоціативного ознаки (ВРАО); блок логічних елементів (БЛЕ АЧ і БЛЕ ІЧ); блок логічних елементів затримки (БЗ); шину синхронізації (ШС); входи і виходи пристрою. АЧ блоку пам'яті розділена на поле переносів і поле операндів, а ІЧ – на поле переносів і поле результату.

При подачі на ШС першого керуючого імпульсу на вхід АЧ блоку пам'яті (БП) надходить комбінація 01000. Останні два розряду 00 зазначеної кодової комбінації вказують на відсутність перенесення на молодший оброблений РЗ, тобто початкові умови дорівнюють нулю. За вказаною адресою (асоціативною ознакою) з ІЧ БП зчитується слово 001, в якому молодший розряд -1 є результатом підсумовування першого (молодшого) РЗ, а розряди 00 вказують на кількість переносів, утворених при обробці першого РЗ і враховуються при обробці наступного РЗ. При подачі на ШС другого керуючого імпульсу на вході АЧ БП сформується комбінація 11000, по якій з ІЧ БП зчитується слово 010, молодший розряд якого 0 є результатом обробки другого РЗ, а розряди 01 показують кількість переносів, що враховуються при обробці третього РЗ.

При подачі на ШС першого керуючого імпульсу на вхід АЧ блоку пам'яті (БП) надходить комбінація 01000. Останні два розряду 00 зазначеної кодової комбінації вказують на відсутність перенесення на молодший оброблений РЗ, тобто початкові умови дорівнюють нулю. За вказаним адресом (асоціативною ознакою) з ІЧ БП зчитується слово 001, в якому молодший розряд -1 є результатом підсумовування першого (молодшого) РЗ, а розряди 00 вказують на кількість переносів, утворених при обробці першого РЗ і враховуються при обробці наступного РЗ. При подачі на ШС другого керуючого імпульсу на вході АЧ БП сформується комбінація 11000, по якій з ІЧ БП зчитується слово 010, молодший розряд якого 0 є результатом обробки другого РЗ, а розряди 01 показують кількість переносів, що враховуються при обробці третього РЗ.

Введемо позначення: S_i – результат обробки i -го РЗ, P_i – кількість переносів, утворених при обробці i -го РЗ і передаються в $(i + 1)$ -й РЗ.

При переході третього керуючого імпульсу по ШС на вході АЧ БП сформується комбінація 00001, а на виході ІЧ БП – 011, в результаті чого отримаємо $S_3 = 1$, $P_3 = 00$. При переході четвертого імпульсу по ШС на вході АЧ БП сформується комбінація 11100, а на виході ІЧ БП – 011, в результаті чого отримаємо $S_4 = 1$, $P_4 = 01$. При переході п'ятого керуючого імпульсу по ШС на вході АЧ БП сформується комбінація 01001, а на виході ІЧ БП 0 010, в результаті чого отримаємо $S_5 = 0$, $P_5 = 01$.

Таким чином, всі РЗ вже оброблені і на поле операндів АЧ БП подаються нулі. При переході шостого імпульсу по ШС на вході АЧ БП сформується комбінація 00001, а на виході ІЧ БП – 001, в результаті чого отримаємо $S_6 = 1$, $P_6 = 00$. Сума всіх чисел дорівнює $S = 101101$.

Кількість тактів, необхідних для отримання повного результату, визначається як $T = n + \lceil \log_2 N \rceil$.

Витрати пам'яті в словах можна оцінити таким чином:

– в разі використання в якості БП постійної пам'яті (ПЗП): $V_c^{ПЗП} = 2^{2N-1}$;

– в разі використання в якості пам'яті БП програмованої логічної матриці (ПЛМ): $V_c^{ПЛМ} = 2^N N$.

Витрати БП підсумовує пристрої в бітах становлять для ПЗУ і ПЛМ [10, 11]: $V_c^{ПЗУ} = 2^{N-1} N$; $V_c^{ПЛМ} = 2^N N(3N-1)$.

На даний час розглядається реалізація нейромережевого алгоритму на базі 64-розрядного міні-комп'ютера Raspberry Pi NanoPi M1 Plus з чотириядерним процесором Allwinner H3 компанії Allwinner Technology Co., Ltd. Процесори цієї серії набули широкого поширення в сучасних цифрових системах автоматичного управління, а наявність у складі їх ядер модуля помножувача накопичувача (MAC) дозволяє збільшити швидкість обчислення алгоритму за рахунок суміщення операцій множення і додавання при зваженому підсумовуванні в суматорі нейрона [12, 13].

За необхідності підвищення точності алгоритмів і ускладнення їх структури, що призведе до збільшення числа штучних нейронів, і, відповідно, збільшення кількості виконуваних обчислювальних операцій, може бути доцільною реалізація даних алгоритмів на базі більш швидкісних обчислювальних пристроїв порівняно зі штатним мікроконтролером. Такі пристрої можуть бути реалізовані на основі цифрових сигнальних процесорів, програмованих логічних інтегральних схем (ПЛІС) або спеціалізованих процесорів. Так як нейронна мережа є паралельної обчислювальної структурою, істотним чинником при виборі елементної бази для вищевказаного пристрою є можливість реалізації паралельних обчислень. У даному випадку застосування ПЛІС найбільш виправдано з таких причин: архітектура обчислювального пристрою на ПЛІС може бути оптимізована під будь-яку структуру алгоритму; кількість паралельних процесів обмежується тільки кількістю логічних осередків у мікросхемі; є вибір термостійких і радіаційно-стійких мікросхем ПЛІС, придатних для застосування в бортових умовах. Розпаралелювання обчислень дозволяє реалізувати нейромережевий алгоритм за одиниці тактів, що при тактовій частоті 1,2 ГГц складе наносекунди. Для прискорення розробки штучний нейрон реалізований у вигляді блоку конфігурації (рис. 7), на основі якого може бути створена нейронна мережа будь-якої складності [12, 13].




Рис. 7. Структурна схема штучного нейрону [12, 13]

Висновки

За результатами апробації розробленої математичної моделі штучного нейрону визначено, що розглянутий підхід дозволить на два порядки підвищити швидкість штучного нейрону у порівнянні з існуючими моделями. Тому запропонований пристрій реалізації нейрону може служити новою елементною базою побудови нейрокомп'ютерів з більш високою швидкістю обробки біологічної інформації і хорошою живучістю, зокрема, розроблених на базі 64-розрядного міні-комп'ютера Raspberry Pi NanoPi M1 Plus з чотириядерним процесором Allwinner H3 компанії Allwinner Technology Co., Ltd.

Список літератури

1. Ntantis E. L., Li Y. G. The impact of measurement noise in GPA diagnostics analysis of a gas turbine engine. *International Journal of Turbo & Jet Engine*. 2013. Vol. 30 (4). P. 401–408.
2. Liu X., Shi J., Qi Y., Yuan Y. Design for aircraft engine multi-objective controllers with switching characteristics. *Chinese Journal of Aeronautics*. 2014. Vol. 27. Issue 5. P. 1097–1110.
3. Васильев В. И., Жернаков С. В. Контроль и диагностика технического состояния авиационных двигателей на основе интеллектуального анализа данных. *Вестник УГАТУ*. 2006. Т. 7, № 2 (12). С. 71–81.
4. Жернаков С. В., Васильев В. И., Муслухов И. И. Бортовые алгоритмы контроля параметров ГТД на основе технологии нейронных сетей. *Вестник УГАТУ*. 2009. Т. 12, № 1 (30). С. 61–74.
5. Жернаков С. В. Применение технологии нейронных сетей для диагностики технического состояния авиационных двигателей. *Интеллектуальные системы в производстве*. 2006. № 2. С. 70–83.
6. Исмаилов Ш.-М. А., Поздняков Н. В. Математическая модель нейрона и возможности его технической реализации. *Мониторинг. Наука и технологии*. 2011. № 2. С. 63–72.
7. Колесниченко К. В., Колесниченко И. П. Математическая модель нейрона. *Лесной вестник*. 2005. № 4/2005. С. 107–116.
8. Диагностика состояния двигателя вертолета Ми-8МТВ с применением нейронных сетей / Ю. Н. Шмелев, С. И. Владов, С. Н. Бойко, Я. Р. Климова, С. Я. Вишневецкий. *Вісник Хмельницького національного університету : науковий журнал*. 2018. № 3. 2018. С. 165–170.
9. Метод підвищення робастності нейромережевої моделі контролю і діагностики технічного стану авіаційного двигуна ТВ3-117 в польотних режимах / С. І. Владов, Ю. М. Шмелев, С. А. Грибанова, О. В. Гусарова, Н. В. Подгорних. *Вісник Кременчуцького національного університету імені Михайла Остроградського*. 2020. Вип. 1/2020 (120). С. 113–119.
10. Исмаилов Ш.-М. А. Вопросы организации вычислительных процессов в ЭВМ, функционирующих в комплексе систем счисления. *Мониторинг. Наука и технологии*. 2010. № 1. С. 49–55.
11. Исмаилов Ш.-М. А. Алгоритмы и устройства разрядно-параллельной обработки потоков числовых данных в недвоичных системах счисления. *Мониторинг. Наука и технологии*. 2010. № 3. С. 59–66.
12. Implementation of neural network algorithms for monitoring and diagnosing the technical condition of the aircraft engine TV3-117 using modern onboard computing devices / Y. Shmelov, S. Vladov, O. Kryshan, A. Tsarenko, A. Lashko, L. Chyzhova, L. Ivanchenko. *2019 IEEE 2nd Ukraine Conference on*

Electrical and Computer Engineering (UKRCON-2019), Lviv, Ukraine, 02–06 July 2019. 2019. Pp. 876–882.

13. Владов С. І. Розробка штучного нейрону для розв'язку задачі контролю і діагностики технічного стану авіаційного двигуна ТВ3-117. *Новітні технології сучасного суспільства (HTCC-2019)* : матеріали Всеукраїнської науково-практичної конференції, 12 грудня 2019 р., Чернігів. 2019. С. 148–149.

References

1. Ntantis, E. L., Li, Y. G. (2013), “The impact of measurement noise in GPA diagnostics analysis of a gas turbine engine”, *International Journal of Turbo & Jet Engine*, vol. 30 (4), pp. 401–408.
2. Liu, X., Shi, J., Qi, Y., Yuan, Y. (2014), “Design for aircraft engine multi-objective controllers with switching characteristics. *Chinese Journal of Aeronautics*”, vol. 27, issue 5, pp. 1097–1110.
3. Vasiliev, V., Gernakov, S. (2006), “Monitoring and diagnostics of the technical condition of aircraft engines based on data mining”, *Bulletin of USATU*, vol. 7, no. 2 (12), pp. 71–81.
4. Gernakov, S., Vasiliev, V. (2009), “Onboard algorithms for controlling GTE parameters based on neural network technology”, *Bulletin of USATU*, vol. 12, no. 1 (30), pp. 61–74.
5. Gernakov, S. (2006), “The use of neural network technology to diagnose the technical condition of aircraft engines”, *Intelligent Systems in Manufacturing*, no. 2, pp. 70–83.
6. Ismailov, Sh.-M. A., Pozdnyakov, N. V. (2011), “Mathematical model of neuron and possibilities of its technical implementation”, *Monitoring. Science and Technologies*, no. 2, pp. 63–72.
7. Kolesnichenko, K. V., Kolesnichenko, I. P. (2005), “Mathematical model of neuron”, *Forestry Bulletin*, no. 4/2005, pp. 107–116.
8. Shmelev, Yu., Vladov, S., Boyko, S., Klimova, Y. Vishnevsky, S. (2018), “Diagnostics of the state of the Mi-8MTV helicopter with the use of neural networks”, *Herald of Khmelnytskyi national university*, no. 3, pp. 165–170.
9. Vladov, S., Shmelov, Y., Hrybanova, S., Husarova, O., Podhornykh, N. (2020), “Method of increasing the robustness of control and diagnostics neural network model of TV3-117 aircraft engine technical state in flight modes”, *Transactions of Kremenchuk Mykhailo Ostrohradskyi National University*, iss. 1/2020 (120), pp. 113–119.
10. Ismailov, Sh.-M. A. (2010), “Questions to organizations of the computing processes in electronic computing device, functioning in complex of the systems of the numeration”, *Monitoring. Science and Technologies*, no. 2, pp. 49–55.
11. Ismailov, Sh.-M. A. (2010), “Algorithms and facilities of digit-parallel processing of numerical data flows in non-binary notations”, *Monitoring. Science and Technologies*, no. 3, pp. 59–66.
12. Shmelov, Y., Vladov, S., Kryshan, O., Tsarenko, A., Lashko, A., Chyzhova, L., Ivanchenko, L. (2019), “Implementation of neural network algorithms for monitoring and diagnosing the technical condition of the aircraft engine TV3-117 using modern onboard computing devices”, *2019 IEEE 2nd Ukraine Conference on Electrical and Computer Engineering (UKRCON-2019)*, Lviv, Ukraine, 02–06 July 2019, pp. 876–882.
13. Vladov, S., (2019), “Development of an artificial neuron for solving the problem of control and diagnostics of TV3-117 aircraft engine technical state”, *Novel technologies of smart society (NTSS-2019)* : materials of All-Ukrainian scientific-practical conference 12 December 2019, pp. 148–149.